Circuit Basculant Astabil (CBA) cu porţi CMOS

Circuitele basculante astabile (CBA) sunt generatoare de semnale de durată bine stabilită. Fără acestea un calculator la ora actuală este imposibil de proiectat. Nu necesită nici o comandă pentru că ele trec de o stare la alta, de la un nivel logic la altul (din "1" logic în "0" logic şi invers) printr-un circuit de temporizare care generează acest proces de comutare în mod automat.

La ora actuală majoritatea sistemelor numerice lucrează în mod sincron, deoarece există o multitudine de semnale de comandă. Practic, utilizatorii comandă circuitele, şi nu invers.

a) Circuit basculant astabil cu porţi CMOS



Fig.1 CBA cu porţi CMOS

- Atunci când sunt puse sub tensiune porţile, starea logică de la ieşirile V_1 şi V_2 este necunoscută, aceasta depinde de situaţia existentă la momentul respectiv (temperatură, tensiune, etc).
- Circuitul CBA din fig.1 are stare iniţială nedefinită (la momentul 0, CBA poate să pornească de la "1" logic: $V_H = V_{DD}$ sau de la "0" logic $V_L = 0V$). Se reaminteşte faptul că un astfel de CBA în momentul în care este pus sub tensiune, începe să oscileze funcţie de constanta de timp RC.
- Pentru o mai bună înţelegere se va urmări funcţionarea CBA conform cu diagramele de timp dezvoltate în fig.2.



Fig.2 CBA cu porţi CMOS cu protecţie diode şi diagrame de timp

- Se consideră în continuare situaţia următoare:
  - ⇨ Se presupune că în urma punerii sub tensiune a circuitului, poarta P_1 trece pe nivel logic superior (se fixează în "1" logic → $V_H = V_{DD}$)
    - Dacă: V_1=V_H => V_2=V_L=0
  - Aşadar, la ieşirea V_2 se fixează "0" logic => la ieşirea porţii P_2 se fixează nivel logic inferior $V_L = 0V$.
- La funcţionarea unui CBA trebuie explicat de aşa manieră încât să se revină tot timpul în locul de unde s-a plecat, astfel încât să se inchidă bucla de reacţie.
- Saltul negativ de la ieşirea porţii P_2 se transmite prin capacitate în punctul X (V_X), care este intrarea porţii P_1.
  - Prima data se fixează tensiunea de prag V_T (Reprezentare V_X fig.2.b).

Se reaminteşte faptul că la orice circuit logic CMOS există la intrare dispuse circuite de protecţie formate din diode (Ex. în fig.2.a):

- Dioda D_1 conectată la V_{DD} şi dioda D_2 conectată la punctul de referinţă V_{SS} (masa).
  - ⇨ Tensiunea de la intrare V_i nu depăşeşte valoarea V_{DD} (în situaţiile în care capacitatea de la intrare s-a încărcat) şi nu coboară sub 0V.
  - ⇨ Din acest motiv, saltul de la ieşirea porţii P_2, care este de valoarea tensiunii V_{DD} (Reprezentare V_2 fig.2.b), ce se transmite prin capacitate în punctul X (V_X), este practic limitat la 0V (Reprezentare V_X fig.2.b).

- Deoarece tensiunea din punctul X (V_X) este limitată la 0V, tensiunea din punctul V_1 este la nivel logic superior (V_{DD}) => datorită diferenței de potențial:
  - ⇨ Apare un proces de încărcare a capacităţii pe calea 1 reprezentată în fig 2.a, de la V_{DD} prin rezistenţa R, prin capacitatea C şi masa porţii P_2 (V_{SS}), astfel încât tensiunea din punctul X (V_X) tinde să crească exponenţial spre V_{DD}. (Reprezentare V_X fig.2.b).
  - ⇨ În momentul t_1, când se atinge tensiunea de prag V_T => poarta P_1 comută, antrenând astfel și comutarea porţii P_2 => generează un salt pozitiv (de la 0V la V_{DD}) prin capacitate în punctul X (V_X) (Reprezentare V_X fig.2.b).

- Dacă V_X tinde spre V_{DD} => se deschide dioda de limitare D_1=> tensiunea din punctul t_1 nu poate fi mai mare decât V_{DD} (limitată la V_{DD}) => se închide un curent de sens contrar prin ieşirea porţii P_2 şi ieşirea porţii P_1.
  - ⇨ Datorită faptului că în V_1 este stabilit "0" logic (0V), în V_X este stabilit "1" logic (V_{DD}) => apare un proces de încărcare a capacităţii C în sens invers, pe calea 2 reprezentată în fig 2.a, şi anume: de la V_{DD} prin poarta P_2 , capacitatea C, rezistenţa R spre masa (0V) a porţii P_1, astfel încât tensiunea din punctul X (V_X) tinde să scadă exponenţial spre 0V. (Reprezentare V_X fig.2.b).
  - ⇨ În momentul t_2, când se atinge tensiunea de prag V_T => poarta P_1 comută => antrenează astfel și comutarea porţii P_2 => generează un salt negativ de la V_{DD} la masa (0V) ce se transmite prin capacitate în punctul X (Reprezentare V_X fig.2.b), dar acest salt nu poate depăşi valoarea de 0V.
  - o În continuare procesul de comutare se repetă şi urmează practic acelaşi procedeu:
  - o Tensiunea din punctul X (V_X) tinde să crească spre V_{DD}, la momentul t_3 se atinge tensiunea de prag V_t la intrarea porţii P_1, ceea ce determină ca poarta P_1 să

comute => antrenează astfel şi comutarea porţii P_2 => generează un salt pozitiv ce se transmite prin capacitatea C în punctul X (V_X), dar care nu este mai mare decât V_{DD}, în continuare se repetă procesul descris mai sus.

- Cele două perioade de timp (T_1 şi T_2) rezultate în urma descrierii funcţionării circuitului CBA realizat cu porţi CMOS sunt specificate în fig. 2.b şi se calculează în modul următor:
- T_1 → determinat de creştetea tensiunii din punctul X (V_X) spre V_{DD}, prin rezistenţa R şi capacitatea C :
  - $T_1 = R \cdot C \cdot \ln \frac{V_{DD}-0}{V_{DD}-V_T}$

    ⇨ $T_1 = R \cdot C \cdot \ln \frac{V_{DD}}{V_{DD}-V_T}$
- T_2 → determinat de scăderea tensiunii din punctul X (V_X) spre V_L =0V, prin rezistenţa R şi capacitatea C :
  - $T_2 = R \cdot C \cdot \ln \frac{V_L-V_{DD}}{V_L-V_T}$

    ⇨ $T_2 = R \cdot C \cdot \ln \frac{0-V_{DD}}{0-V_T}$

    ⇨ $T_2 = R \cdot C \cdot \ln \frac{V_{DD}}{V_T}$
- Se menţionează faptul că, la circuitele CMOS:
  - V_H=V_{DD}
  - V_L=0V

    ⇨ $T_1 = R \cdot C \cdot \ln \frac{V_{DD}}{V_{DD}-V_T}$

    ⇨ $T_2 = R \cdot C \cdot \ln \frac{V_{DD}}{V_T}$

Se observă că perioadele se modifică semnificativ în funcţie de valoarea tensiunii de prag V_T şi diferă practic de la o tensiune V_T la alta.

- Se reaminteşte faptul că :

  ⇨ $\frac{1}{3} V_{DD} \leq V_T \leq \frac{2}{3} V_{DD}$

  ⇨ Dacă se consideră o valoare medie: $V_T = \frac{V_{DD}}{2}$, se ia în calcul în continuare următorul exemplu numeric:

Exemplu numeric:

a) $V_T = \frac{1}{3} V_{DD}$

- $T_1 = R \cdot C \cdot \ln \frac{V_{DD}}{V_{DD} - V_T}$

  ⇨ $T_1 = R \cdot C \cdot \ln \frac{3}{2}$

- $T_2 = R \cdot C \cdot \ln \frac{V_{DD}}{V_T}$

  ⇨ $T_2 = R \cdot C \cdot \ln 3$

b) $V_T = \frac{1}{2} V_{DD}$

- $T_1 = R \cdot C \cdot \ln 2$
- $T_2 = R \cdot C \cdot \ln 2$

c) $V_T = \frac{2}{3} V_{DD}$

- $T_1 = R \cdot C \cdot \ln 3$
- $T_2 = R \cdot C \cdot \ln \frac{3}{2}$

⇨ T_1 are 3 valori:

- $T_1 = R \cdot C \cdot \ln \frac{3}{2} = R \cdot C \cdot 0{,}4$
- $T_1 = R \cdot C \cdot \ln 2 = R \cdot C \cdot 0{,}7$
- $T_1 = R \cdot C \cdot \ln 3 = R \cdot C \cdot 1{,}1$

⇨ Se poate observa că apar diferenţe mari între perioade.

Pentru a înlătura o astfel de problemă se propune plasarea unei rezistenţe care să nu influenţeze asupra perioadei de repetiţie (a fecvenţei), ci doar să asigure egalizarea celor două perioade de timp T_1 şi T_2, indiferent de valoarea tensiunii de prag V_T.

Rezultă astfel ca şi soluţie utilizarea circuitului CBA-CMOS-compensat prezentat în cele ce urmează.

b) CBA-CMOS-compensat

Se face precizarea că rezistenţa introdusă îndeplineşte relaţia:

- $R_1 >> R$



Fig.3 CBA cu CMOS- compensat – diagrame de timp

Funcţionare:

- Se fixează prima data tensiunea de prag V_T la V_Y ce reprezintă intrarea porţii P_1 (Reprezentare V_Y fig.3) şi în mod asemănător se stabileşte tensiunea de prag V_T şi pentru V_X (Reprezentare V_X fig.3).
- Circuitul CBA fiind cu stare iniţială nedefinită, se ia de astă dată pentru analizarea funcţionării situaţia inversă, în care la punerea sub tensiunea circuitului, poarta P_1 trece pe "0" logic (V_L).
- Dacă în V_1 este stabilit "0" logic:
  - ⇨ În punctul V_2 se va stabili "1" logic (V_H).
  - ⇨ Saltul care este V_{DD} de la V_L la V_H se transmite prin capacitate în punctul X (V_X).

- De astă dată , punctul X (V_X) nu este intrare de poartă CMOS:
  - Saltul se transmite în punctul X (V_X) cu toată amplitudinea (V_{DD}) , astfel încât:
    - saltul va fi → (V_{DD} + V_T).

- Deoarece curentul de la intrarea porţii P_1 este 0 (nesemnificativ):
  - ⇨ Şi în punctul Y (V_Y) apare un salt, însă punctul Y (V_Y) este intrare de poartă CMOS:
  - ⇨ Saltul este limitat la tensiunea V_{DD}.
- Tensiunea din punctul X (V_X) tinde spre valoarea tensiunii V_1, care este 0V:
  - ⇨ Tensiunea din punctul X (V_X) tinde să scadă exponenţial spre 0V (Reprezentare V_X fig.3), însă atât timp cât este mai mare decât V_{DD} :
  - ⇨ În punctul Y nu apare nici o modificare şi abia la momentul t_1, tensiunea din punctul Y (V_Y) urmăreşte tensiunea din punctul X (V_X) , astfel că amândouă ating la momentul t_2 tensiunea de prag V_T :
  - ⇨ Poarta P_1 comută pe nivel logic superior
  - ⇨ Antrenează comutarea porţii P_2.
  - ⇨ Saltul negativ de la V_{DD} se transmite prin capacitate în punctul X (V_X), care nu este intrare de poartă CMOS
  - ⇨ Saltul este de V_{DD}.
- Deoarece rezistenţa este foarte mare:
  - ⇨ şi în punctul Y (V_Y) se transmite un salt, dar care nu poate fi mai mic (negativ) de 0V.
- În continuare urmează un proces invers , în care tensiunea din punctul X (V_X), tinde spre valoarea lui V_1, adică tinde spre V_{DD}. Atât timp, cât tensiunea din X (V_X) este mai mica decât 0V:
  - ⇨ Tensiunea din punctul Y (V_Y) nu se modifică (până la momentul t_3).
  - ⇨ Abia din momentul t_3, tensiunea începe să urmărească variaţia din punctul X (V_X).
- La momentul t_4, poarta P_1 comută:
  - ⇨ Antrenează comutarea porţii P_2.

- ⇨ Saltul pozitiv spre V_{DD} se transmite prin capacitate în punctul X (V_X), care nefiind intrare de circuit CMOS, saltul este de amplitudine V_{DD}.
- ⇨ Acelaşi salt tinde să se transmită şi în punctul Y (V_Y), însă punctul Y (V_Y) este practic intrare de circuit CMOS:
- ⇨ Tensiunea din punctul Y(V_Y) nu poate să depăşească V_{DD}.

- În continuare, tensiunea din punctul X (V_X) tinde spre valoarea tensiunii din punctul V_1 , aşadar tinde să revină spre 0V, iar atât timp cât tensiunea din punctul X (V_X) este mai mare decât V_{DD}:
  - ⇨ Tensiunea din punctul Y (V_Y) nu se modifică (până la momentul t_5).
  - ⇨ Abia din momentul t_5, tensiunea începe să urmărească variaţia din punctul X (V_X), atingând simultan la momentul t_6, tensiunea de prag V_T.
- După toţi aceşti paşi, apare o nouă comutare şi procesul se repetă.

- Cele două perioade de timp rezultate în urma descrierii funcţionării circuitului CBA realizat cu CMOS compensat sunt specificate în fig. 3 şi se calculează în funcţie de variaţia tensiunii din punctul X (V_X) în modul următor:
  - $T_1 = R \cdot C \cdot \ln \frac{0-(V_{DD}+V_T)}{0-V_T}$
    - ⇨ $T_1 = R \cdot C \cdot \ln \frac{V_{DD}+V_T}{V_T}$
  - $T_2 = R \cdot C \cdot \ln \frac{V_{DD}-(V_T-V_{DD})}{V_{DD}-V_T}$
    - ⇨ $T_2 = R \cdot C \cdot \ln \frac{2 \cdot V_{DD}}{V_{DD}-V_T}$
- $T=T_1+T_2$

Avantaje CBA- CMOS compensat:

- Se poate observa că diferenţele dintre T_1 şi T_2 sunt mai mici, indiferent de variaţia tensiunii de prag.

Exemplu numeric:

a) $V_T = \frac{1}{3} V_{DD}$

- $T_1 = R \cdot C \cdot \ln 4$
- $T_2 = R \cdot C \cdot \ln \frac{5}{2}$
  - ⇨ $T_2 = R \cdot C \cdot 0{,}92$

b) $V_T = \frac{1}{2} V_{DD}$

- $T_1 = R \cdot C \cdot \ln 3 = R \cdot C \cdot 1{,}1$
- $T_2 = R \cdot C \cdot \ln 3 = R \cdot C \cdot 1{,}1$

c) $V_T = \frac{2}{3} V_{DD}$

- $T_1 = R \cdot C \cdot \ln \frac{5}{2} = R \cdot C \cdot 0{,}92$
- $T_2 = R \cdot C \cdot \ln 4 = R \cdot C \cdot 1{,}1$

⇨ T_1 are 3 valori:

- $T_1 = R \cdot C \cdot \ln \frac{5}{2} = R \cdot C \cdot 0{,}92$
- $T_1 = R \cdot C \cdot \ln 4 = R \cdot C \cdot 1{,}4$
- $T_1 = R \cdot C \cdot \ln 3 = R \cdot C \cdot 1{,}1$

⇨ Se poate observa că apar diferenţe mult mai mici între perioade => introducerea rezistenţei R_1 face ca variaţia perioadelor de timp să se încadreze într-o limită mai redusă.